一种基于动态脉宽调制的超声Chirp码信号实现方法
专利类型：发明专利
语 言：中文
申 请 号：CN201310247256.8
申 请 日：20130620
申 请 人：重庆大学
申请人地址：400044 重庆市沙坪坝区沙坪坝正街174号
公 开 日：20130911
公 开 号：CN103297783A
代 理 人：赵荣之
代理机构：北京同恒源知识产权代理有限公司 11275
摘 要：本发明公开了一种基于动态脉宽调制的超声Chirp码信号实现方法，包括S1：根据待发射Chirp码生成单极性编码信号；S2：利用动态脉宽调制技术对单极性编码信号进行调制，并通过脉冲时域离散得到高频数字脉冲序列；S3：将高频数字脉冲序列存储到FPGA芯片的双口RAM中；S4：通过FPGA产生读控制，依次调出双口RAM中高频数字脉冲序列的存储值，经并串转换，通过FPGA内部的LVDS输出串行高频数字脉冲序列；S5：利用LVDS转TTL模块对串行高频数字脉冲序列进行电平转换，经过低通滤波，隔直处理和功率放大，得到超声发射的Chirp码信号。本发明可以产生Chirp信号，对于超声成像领域其他编码信号的产生也具有普遍适用性，与传统编码激励电路相比，可以降低超声编码信号发生电路的复杂度。
主 权 项：一种基于动态脉宽调制的超声Chirp码信号实现方法，其特征在于：包括以下步骤：S1：利用待发射的Chirp码，对其信号幅值整体缩小AR倍，并通过向上平移1个单位，生成单极性Chirp码信号；S2：利用动态脉宽调制对单极性Chirp码信号进行调制，并通过脉冲时域离散变换，得到对应的高频数字脉冲序列；S3：将高频数字脉冲序列经过CPU存储到FPGA芯片中的双口RAM中；S4：通过FPGA产生的读控制，依次调出双口RAM中的高频数字脉冲序列存储值，经并串转换后，通过FPGA内部的LVDS电路输出串行高频数字脉冲序列；S5：利用LVDS转TTL模块对串行高频数字脉冲序列进行电平转换，然后经过低通滤波，隔直处理和功率放大，得到最终超声发射的Chirp码信号。
关 键 词：
法律状态：公开
IPC专利分类号：H04N7/26(2006.01)I;A61B8/00(2006.01)I