具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法
专利类型：发明专利
语 言：中文
申 请 号：CN201810229412.0
申 请 日：20180320
申 请 人：重庆大学
申请人地址：400044 重庆市沙坪坝区沙坪坝正街174号
公 开 日：20180807
公 开 号：CN201810229412.0
代 理 人：赵荣之
代理机构：北京同恒源知识产权代理有限公司 11275
摘 要：本发明涉及一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明的半导体VDMOSFET器件的外延层电阻率较低，从而使导通电阻得到很大地降低。
主 权 项：1.具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置；所述第二导电类型宽禁带半导体体区(4)设置在第一导电类型宽禁带半导体漂移区(7)的顶部两侧，第二导电类型宽禁带半导体体区(4)内均设置有与金属化源电极(3)相接触的第一导电类型宽禁带半导体源接触区(5)和重掺杂第二导电类型宽禁带半导体源接触区(6)，且第一导电类型宽禁带半导体源接触区(5)在所述重掺杂第二导电类型宽禁带半导体源接触区(6)的内侧，所述重掺杂第二导电类型宽禁带半导体源接触区(6)的外表面与半导体VDMOSFET器件的外表面齐平；在所述第二导电类型宽禁带半导体体区(4)与第一导电类型宽禁带半导体漂移区(7)的上表面设置有栅介质层，所述多晶硅栅电极(2)位于所述栅介质层的上表面，多晶硅栅电极(2)与金属化源电极(3)间通过绝缘介质层(1)隔离；所述第一导电类型宽禁带半导体漂移区(7)两侧设置有多个浮岛结构(8)，所述浮岛结构(8)向所述第一导电类型宽禁带半导体漂移区(7)的内侧凹陷，且浮岛结构(8)之间相互无接触，多个的所述浮岛结构(8)相对于所述第一导电类型宽禁带半导体漂移区(7)的中心轴线镜像对称，所述浮岛结构(8)的外表面与半导体VDMOSFET器件的外表面齐平。
关 键 词：宽禁带半导体;第一导电类型;重掺杂;导电类型;浮岛结构;金属化源;源接触区;金属化;漏电极;漂移区;电极;衬底;多晶硅栅电极;外延层电阻率;绝缘介质层;导通电阻;击穿电压;依次层叠;体区;半导体;制造
法律状态：生效
IPC专利分类号：H01L29/78;H01L29/00;H01L29/06;H01L29/00;H01L21/336;H01L21/00;H;H01;H01L;H01L29;H01L21;H01L29/78;H01L29/00;H01L29/06;H01L29/00;H01L21/336;H01L21/00